

PCT

ORGANISATION MONDIALE DE LA PROPRIETE INTELLECTUELLE
Bureau international



DEMANDE INTERNATIONALE PUBLIEE EN VERTU DU TRAITE DE COOPERATION EN MATIERE DE BREVETS (PCT)

| | | | |
|--------------------------------------------------------------------------------------------------------------------------------|--|------------------------------------------------------------------------------------------------------------------------------------------------|-----------------------------------------------------------------------|
| (51) Classification internationale des brevets ⁶ : G06F 1/04, 1/00 | | A1 | (11) Numéro de publication internationale: WO 97/33217 |
| | | | (43) Date de publication internationale: 12 septembre 1997 (12.09.97) |
| (21) Numéro de la demande internationale: PCT/FR97/00406 | | (81) Etats désignés: AU, BR, CA, CN, JP, KR, NO, SG, US, brevet européen (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE). | |
| (22) Date de dépôt international: 7 mars 1997 (07.03.97) | | | |
| (30) Données relatives à la priorité: 96/02903 7 mars 1996 (07.03.96) FR | | Publiée Avec rapport de recherche internationale. | |
| (71) Déposant (pour tous les Etats désignés sauf US): CP8 TRANSAC [FR/FR]; 68, route de Versailles, F-78430 Louveciennes (FR). | | | |
| (72) Inventeur; et (75) Inventeur/Déposant (US seulement): UGON, Michel [FR/FR]; 6, rue des Cépages, F-78130 Maurepas (FR). | | | |
| (74) Mandataire: CORLU, Bernard; Bull S.A., 68, route de Versailles, F-78434 Louveciennes (FR). | | | |

(54) Title: IMPROVED INTEGRATED CIRCUIT AND METHOD FOR USING SAME


(54) Titre: CIRCUIT INTEGRE PERFECTIONNE ET PROCEDE D'UTILISATION D'UN TEL CIRCUIT INTEGRE

(57) Abstract

An improved integrated circuit and a method for using same are disclosed. Said improved integrated circuit comprises means for decorrelating the execution of at least one program instruction sequence from the internal or external electrical signals of the integrated circuit.

(57) Abrégé

La présente invention concerne un circuit intégré perfectionné et le procédé d'utilisation d'un tel circuit intégré. Le circuit intégré perfectionné possède des moyens tant de décorrélation du déroulement d'au moins une séquence d'instruction d'un programme avec les signaux électriques internes ou externes du circuit intégré.



5...MAIN PROGRAM
6...SECONDARY PROGRAMS
2...RANDOM GENERATOR

UNIQUEMENT A TITRE D'INFORMATION

Codes utilisés pour identifier les Etats parties au PCT, sur les pages de couverture des brochures publiant des demandes internationales en vertu du PCT.

| | | | | | |
|----|---------------------------|----|--------------------------------------------|----|-----------------------|
| AT | Arménie | GB | Royaume-Uni | MW | Malawi |
| AT | Autriche | GE | Géorgie | MX | Mexique |
| AU | Australie | GN | Guinée | NE | Niger |
| BB | Barbade | GR | Grèce | NL | Pays-Bas |
| BE | Belgique | HU | Hongrie | NO | Norvège |
| BF | Burkina Faso | IE | Irlande | NZ | Nouvelle-Zélande |
| BG | Bulgarie | IT | Italie | PL | Pologne |
| BJ | Bénin | JP | Japon | PT | Portugal |
| BR | Brésil | KE | Kenya | RO | Roumanie |
| BY | Bélarus | KG | Kirghizistan | RU | Fédération de Russie |
| CA | Canada | KP | République populaire démocratique de Corée | SD | Soudan |
| CF | République centrafricaine | | | SE | Suède |
| CG | Congo | KR | République de Corée | SG | Singapour |
| CH | Suisse | KZ | Kazakhstan | SI | Slovénie |
| CI | Côte d'Ivoire | LI | Liechtenstein | SK | Slovaquie |
| CM | Cameroun | LK | Sri Lanka | SN | Sénégal |
| CN | Chine | LR | Libéria | SZ | Swaziland |
| CS | Tchécoslovaquie | LT | Lituanie | TD | Tchad |
| CZ | République tchèque | LU | Luxembourg | TG | Togo |
| DE | Allemagne | LV | Lettonie | TJ | Tadjikistan |
| DK | Danemark | MC | Monaco | TT | Trinité-et-Tobago |
| EE | Estonie | MD | République de Moldova | UA | Ukraine |
| ES | Espagne | MG | Madagascar | UG | Ouganda |
| FI | Finlande | ML | Mali | US | Etats-Unis d'Amérique |
| FR | France | MN | Mongolie | UZ | Ouzbékistan |
| GA | Gabon | MR | Mauritanie | VN | Viet Nam |

**CIRCUIT INTEGRE PERFECTIONNE ET PROCEDE D'UTILISATION D'UN
TEL CIRCUIT INTEGRE**

5

La présente invention concerne un circuit intégré perfectionné et le procédé d'utilisation. L'invention trouve son application notamment dans les microprocesseurs ou microcalculateurs et également dans les circuits à logiques câblées nécessitant une sécurisation.

10 Il est connu que les microprocesseurs ou les microcalculateurs exécutent séquentiellement des instructions successives d'un programme enregistré dans une mémoire, en synchronisme avec un ou plusieurs signaux de cadencement référencés par rapport à un des signaux d'horloge fournis au microprocesseur ou au microcalculateur soit en interne soit en
15 externe.

Il est ainsi possible de corréler les différentes phases de cette exécution de programme avec les signaux d'horloge puisque l'exécution d'une instruction particulière se décompose elle-même en plusieurs étapes cadencées par une ou plusieurs impulsions d'horloge successives. En effet,
20 dans les microprocesseurs de l'art antérieur, le fonctionnement est cadencé régulièrement par les signaux d'horloge provenant en général d'un circuit séquenceur qui engendre les impulsions électriques nécessaires, notamment en déphasant les signaux par rapport à l'horloge de référence. En outre le séquençement des actions doit tenir compte des temps
25 nécessaires pour accéder aux divers registres, aux mémoires et aux organes internes, mais aussi et surtout aux temps de propagation des signaux sur les bus et à travers les divers circuits logiques. Dès lors, les instants de début et de fin de chaque instruction étant parfaitement connus, il est en principe possible de savoir quelle est l'instruction qui s'exécute à un
30 moment donné dans l'unité de traitement du processeur puisque le

programme qui se déroule est constitué d'une suite prédéterminée d'instructions.

On peut, par exemple, déterminer le nombre d'impulsions d'horloge délivrées à partir du lancement du programme, de la remise à zéro de l'unité
5 de traitement, ou encore du temps qui s'est écoulé depuis un événement ou un signal de référence externe ou interne.

Cette possibilité de pouvoir observer le déroulement d'un programme dans un microprocesseur ou un microcalculateur est un inconvénient majeur lorsque ce microprocesseur ou microcalculateur est
10 utilisé dans des applications de haute sécurité. En effet, un individu mal intentionné pourrait ainsi connaître les états successifs dans lesquels se trouve le processeur et tirer parti de ces informations pour connaître certains résultats internes de traitement.

On peut imaginer, par exemple, qu'une action donnée sur un signal
15 externe puisse se produire à des instants différents en fonction du résultat d'une opération sécuritaire déterminée, tel que le test d'une information confidentielle interne ou le déchiffrement d'un message, ou encore le contrôle d'intégrité de certaines informations. Selon l'instant considéré, ce signal externe pourrait donner des renseignements sur le résultat ou sur le
20 contenu confidentiel de l'information, et même, dans le cas de calculs cryptographiques, sur la clé secrète de chiffrement utilisée.

Par ailleurs il est connu des microprocesseurs ou microcalculateurs tels que ceux commercialisés par la Société SGS Thomson sous la référence ST16XY qui comportent un microprocesseur incorporant un
25 générateur aléatoire dont la lecture permet d'obtenir un nombre aléatoire utilisé, par exemple pour les calculs d'encryptages ou de decryptages.

C'est un des buts de l'invention que de doter le circuit de moyens interdisant le type d'investigation décrit plus haut, et plus généralement d'empêcher les observations illicites ou non du comportement interne du
30 circuit.

Ce but est atteint par le fait que le circuit intégré perfectionné possède des moyens de décorrélation du déroulement d'au moins une séquence d'instruction d'un programme avec les signaux électriques internes ou externes du circuit.

5 Selon une autre particularité les signaux électriques du circuit sont des signaux de cadencement, de synchronisation ou d'état.

 Selon une autre particularité les moyens de décorrélation comprennent un ou plusieurs circuits qui engendrent une succession d'impulsions d'horloge ou de cadencement dont la répartition est aléatoire
10 dans le temps.

 Selon une autre particularité les moyens de décorrélation comprennent un générateur aléatoire permettant une désynchronisation de l'exécution de la séquence de programme dans le processeur.

 Selon une autre particularité les moyens de décorrélation
15 comprennent un circuit de calibration d'horloge qui permet d'éliminer les impulsions de cadencement trop courtes.

 Selon une autre particularité les moyens de décorrélation comprennent un système de génération aléatoire d'interruption.

 Selon une autre particularité les moyens de décorrélation
20 comprennent l'exécution de séquences secondaires dont les instructions et temps d'exécution sont différentes et qui sont choisies aléatoirement.

 Selon une autre particularité le temps variable du traitement secondaire dépend d'une valeur fournie par un générateur aléatoire.

 Selon une autre particularité le traitement secondaire ne modifie pas
25 le contexte général de fonctionnement du programme principal afin de permettre le retour à ce dernier sans avoir à rétablir ce contexte.

 Selon une autre particularité le traitement secondaire rétablit le contexte du programme principal avant de lui redonner le contrôle du processeur.

30 Selon une autre particularité le programme principal peut autoriser ou inhiber un ou plusieurs moyens de décorrélation.

Selon une autre particularité il possède des moyens de déphasage des signaux de cadencement, de synchronisation ou d'état du processeur.

Selon une autre particularité les moyens de déphasage génèrent un déphasage aléatoire des signaux de cadencement, de synchronisation ou
5 d'état du processeur.

Selon une autre particularité les moyens de déphasage aléatoires désynchronisent, de l'horloge externe, le fonctionnement du processeur partiellement ou totalement pendant l'exécution d'un programme.

Selon une autre particularité le générateur aléatoire utilise des
10 compteurs rebouclés ou non et initialisés par une valeur aléatoire.

Selon une autre particularité la valeur d'initialisation provient d'une mémoire non volatile.

Selon une autre particularité la valeur d'initialisation est modifiée pendant l'exécution d'un programme.

15 Selon une autre particularité le générateur aléatoire utilise un algorithme de type cryptographique ou une fonction de hachage initialisés par la valeur d'initialisation.

Selon une autre particularité le séquençement des actions tient compte des temps nécessaires pour accéder aux divers registres, aux
20 mémoires et aux organes internes, mais aussi et surtout des temps de propagation des signaux sur les bus et à travers les divers circuits logiques.

Un autre but de l'invention est de proposer un procédé d'utilisation du circuit intégré.

Ce but est atteint par le fait que le procédé d'utilisation d'un circuit
25 intégré consiste :

soit à déclencher le séquençement d'une ou plusieurs instructions ou opérations à l'aide d'une horloge à impulsion aléatoire ;

soit à déclencher de façon aléatoire des séquences d'interruption ;

soit à déclencher le traitement d'une séquence aléatoire d'instruction
30 ou d'opération au cours de l'exécution d'une séquence principale d'instruction ou d'opération ;

soit à combiner au moins deux des possibilités ci-dessus.

D'autres particularités et avantages de la présente invention apparaîtront plus clairement à la lecture de la description ci-après faite en référence aux dessins annexés dans lesquels :

5 la figure 1 représente le schéma de principe des circuits électroniques d'un premier mode de réalisation de l'invention ;

 la figure 2 représente une deuxième variante simplifiée de réalisation de l'invention ;

 la figure 3A représente le schéma de réalisation du circuit calibreur ;

10 la figure 3B représente les schémas de séquençement logiques du circuit calibreur ;

 la figure 4A représente le schéma des circuits logiques de réalisation d'un circuit de déphasage ;

15 la figure 4B représente le schéma des séquences des signaux de ce circuit ;

 la figure 5 représente une troisième variante de réalisation de l'invention ;

 la figure 6 représente le schéma des circuits logiques de réalisation d'une horloge interne ;

20 la figure 7A représente le schéma logique de réalisation du générateur aléatoire ;

 la figure 7B représente le schéma logique de réalisation de chaque cellule du générateur aléatoire.

25 la figure 8 représente de façon schématique un exemple de séquences du programme secondaire choisies aléatoirement. Dans la description on entend par microcalculateur un circuit intégré monolithique incorporant un microprocesseur avec sa mémoire vive de type RAM associée à au moins une mémoire non volatile programmable ou non telle que, par exemple, de type RAM avec alimentation de sauvegarde, ou ROM, 30 ou PROM, ou EPROM, ou EEPROM ou RAM du type Flash etc...ou une combinaison de ces mémoires. L'invention va maintenant être explicitée à

l'aide de la figure 1 dans laquelle un CPU (1) comporte un générateur aléatoire (2) qui peut fonctionner sur une horloge interne (11). De tels processeurs sont comme on l'a déjà dit, connus notamment par la famille de microcalculateurs ST16XY. Toutefois ces microcalculateurs ou
5 microprocesseurs qui utilisent un registre à décalage à entrées-sorties parallèles rebouclé sur au moins une de ses entrées et dont le décalage est cadencé par une horloge interne pour constituer le générateur aléatoire, se servent de l'horloge externe de séquençement des cycles machines du microprocesseur, pour exécuter l'instruction de lecture du contenu du
10 registre. L'invention permet de générer un nombre aléatoire et non pas pseudo aléatoire en se basant sur le fait que l'horloge interne du générateur aléatoire, qui a une fréquence multiple de l'horloge externe, est déphasée aléatoirement par rapport à celle-ci.

L'invention consiste à utiliser le principe d'un tel microprocesseur à
15 générateur aléatoire en lui adjoignant un certain nombre d'éléments qui vont permettre au microprocesseur exécutant le programme principal de passer d'un fonctionnement parfaitement en phase et corrélé à l'horloge externe de séquençement à un fonctionnement décorrélé, dans lequel au choix et selon le mode de réalisation sélectionné le temps d'exécution d'une instruction
20 déterminée ne sera plus identique, même lorsque la même instruction est exécutée plusieurs fois, ou bien dans lequel la durée d'exécution d'une séquence d'instruction sera variable même si la même séquence est exécutée à plusieurs reprises par le programme principal, ou bien dans lequel la durée d'exécution d'une séquence d'instruction sera variable, le
25 temps d'exécution d'une même instruction étant variable lui même. Ceci est obtenu par le circuit de la figure 1 dans lequel en plus du générateur aléatoire (2) l'horloge interne (11) est réalisée par un oscillateur libre à fréquence constante désynchronisée et déphasée par rapport à l'horloge externe CLKE du microprocesseur ou microcalculateur. Dans l'art antérieur
30 l'homme de métier n'envisageait pas de cadencer le fonctionnement d'un microcalculateur ou d'un microprocesseur avec une horloge irrégulière. Au

contraire tout était fait pour que le fonctionnement soit cadencé régulièrement par les signaux d'horloge provenant en général d'un circuit séquenceur qui engendre les impulsions électriques nécessaires, notamment en déphasant les signaux par rapport à l'horloge de référence.

5 Ceci était dû notamment au fait que le séquençement des actions doit tenir compte des temps nécessaires pour accéder aux divers registres, aux mémoires et aux organes internes, mais aussi et surtout des temps de propagation des signaux sur les bus et à travers les divers circuits logiques. Dans l'invention le générateur aléatoire (2) est utilisé soit pour fournir une

10 valeur aléatoire aux divers organes par l'intermédiaire du bus de donnée (3) et la charger dans les différents éléments que nous décrirons ci-après, soit pour générer un signal impulsionnel de périodicité variable sur sa sortie (22). Dans un microprocesseur ou microcalculateur de l'invention les signaux nécessaires au chargement et à l'exécution des instructions peuvent

15 donc être engendrés à partir d'impulsion d'horloge réparties de façon aléatoire, mais ces impulsions doivent respecter un temps de cycle minimal afin que le processeur (1) ait un délai suffisant pour l'exécution de diverses opérations. Ce signal pour servir d'horloge au microprocesseur (1) doit être envoyé sur un circuit calibreur (9). La sortie (95) de ce circuit calibreur est

20 envoyée sur un circuit de multiplexage (18) dont l'entrée (19) de commande du multiplexage reçoit le signal d'un ou plusieurs bits d'un registre (8) qui peut être chargé soit par le générateur aléatoire (2), soit par une valeur déterminée par le programme principal (5). Lorsque ce registre (8) est chargé avec une valeur aléatoire, la décision de sélection du signal

25 d'horloge envoyée sur le processeur est faite aléatoirement tandis que lorsque ce registre (8) est chargé par une valeur déterminée par le programme principal c'est le programme principal qui va choisir si l'horloge de séquençement du microprocesseur sera l'horloge externe CLKE ou une horloge de décorrélation CLK2. De même un ou plusieurs bits du registre (8)

30 sont envoyés par la liaison (82) à un circuit logique (28) qui permet en fonction du ou des bits du registre (8), de valider ou non la transmission du

signal d'horloge interne (11) au générateur aléatoire (2). Ce générateur aléatoire peut donc fonctionner également sur l'horloge externe CLKE en recevant son signal par la liaison (26) et le circuit logique (28). Dans ce dernier cas les valeurs générées seront des valeurs pseudo aléatoires. Le

5 générateur aléatoire (2) peut fonctionner en utilisant l'horloge interne (11) validée à travers le circuit (28) par le ou les bits du registre (8) et dans ce cas les valeurs générées seront des valeurs aléatoires. Le signal I généré en sortie (22) du générateur aléatoire (2) et reçu par le circuit calibre (9) correspond à un signal impulsionnel dont la périodicité varie soit

10 aléatoirement soit de façon pseudo aléatoire. Le fait que cette périodicité varie de façon pseudo aléatoire est peu gênant car, comme on le verra par la suite, le circuit de calibration (9) fait intervenir un signal d'horloge interne (FRC) qui lui-même va réintroduire une décorrélation, par une fréquence différente et un déphasage par rapport au signal d'horloge externe CLKE et

15 par conséquent par rapport au signal d'horloge pseudo aléatoire synchronisé sur ce signal d'horloge externe.

Le dispositif peut comprendre également un registre R2 qui est chargé, soit par le générateur aléatoire (2) à l'aide d'un nombre aléatoire, soit par le programme principal (5) avec une valeur déterminée par le

20 programme. Ce registre R2 est utilisé en totalité ou en partie par un circuit logique (4) de déclenchement d'une interruption qui reçoit sur une de ses entrées le signal d'horloge décorrélé CLK2 provenant de la sortie (95) du circuit calibre (9). La sortie du circuit (4) est envoyée à travers une porte (48) commandée par un ou plusieurs bits du registre (8) sur l'entrée (12)

25 d'interruption du CPU. Le ou les bits de ce registre (8) jouent le rôle de commande de masquage de l'interruption que l'on trouve de façon classique sur certains microprocesseurs. Lorsqu'une interruption est présentée sur l'entrée (12) d'interruption du processeur, le programme de traitement de l'interruption contenu, par exemple, dans le système d'exploitation ou dans

30 le programme secondaire va introduire un temps de traitement différent pour

la séquence interrompue du programme principal. Il faut bien comprendre qu'il existe deux phases dans le mode de fonctionnement par interruption.

Une première phase, dans laquelle le microprocesseur commandé par le programme dit principal autorise le fonctionnement décorrélé en
5 démasquant, par exemple, les interruptions.

Une deuxième phase, dans laquelle l'interruption déroute automatiquement le fonctionnement sur le programme secondaire. Cette opération peut très bien se faire sans intervention du programme principal.

Enfin le dispositif de l'invention peut comprendre également un
10 programme secondaire (6) qui peut, comme on le verra par la suite, générer un temps de durée variable qui varie à chaque fois que ce programme secondaire (6) est appelé par le programme principal (5). Ainsi la variante de réalisation représentée à la figure 1 permet au programme principal (5) de faire évoluer les degrés de protection souhaités, soit en déclenchant le
15 séquençement d'exécution d'une ou plusieurs instructions à l'aide de l'horloge décorrélée CLK2, soit en décidant, au cours de l'exécution d'une séquence d'instruction, d'introduire ou non une gestion d'interruption déclenchée aléatoirement, soit encore en décidant ou non, au cours de l'exécution de la séquence, d'introduire un saut vers le programme
20 secondaire (6) qui génère également un traitement de temps variable ou encore, en combinant ces différentes possibilités. Ainsi ce programme secondaire (6) peut, dans une variante de l'invention, être constitué, comme représenté à la figure 8, par une pluralité de séquences (61, 62, 63...6n) qui seront appelées de façon aléatoire et chaque séquence (0, 1, 2 ou 2^{n-1})
25 mettra en oeuvre un ensemble d'instructions différentes qui entraîneront un temps de traitement variable dans chaque branche et des comportements différents du microprocesseur. Les séquences pourront être appelées de façon aléatoire, par exemple, après que le programme principal a effectué le saut au programme secondaire, ce dernier charge aux étapes (64 et 65, Fig.
30 8) une valeur aléatoire V provenant de la mémoire (7) dans deux registres, par exemple, R10 et R11 du microprocesseur (1). Le programme secondaire

incrémente cette valeur V, puis le programme commande la mémorisation de cette valeur incrémentée ($V + 1$) dans la mémoire NVM non volatile (7) à l'étape 66. Cette valeur mémorisée dans la mémoire non volatile (7) est destinée à une utilisation ultérieure. Le programme secondaire à l'étape 67, 5 prélève ensuite n bits de poids forts ou faibles dans R10 afin d'obtenir une valeur r qui permettra de désigner la séquence de programme à exécuter parmi les séquences (61, 62, 63,....., 6n) de programme secondaire (6). Chaque séquence de programme secondaire produira un traitement différent, par exemple, la séquence (0) consiste d'abord à l'étape 611 à 10 transférer le contenu du registre R11 du microprocesseur dans un registre R12. A l'étape 612 le contenu de R12 est additionné avec la valeur de retenue (CARRY), puis à l'étape 613 un OU exclusif est effectué entre le contenu du registre R11 et le contenu du registre R12 et le résultat est placé dans le registre R12. A l'étape 614 le processeur décrémente R12. A l'étape 15 615 un test est effectué sur la valeur de R12 pour déterminer si R12 est égal à zéro. Dans le cas où $R12 = 0$, le processeur retourne à l'exécution du programme principal. Dans le cas contraire, le programme secondaire (61) se poursuit par l'étape 616 qui effectue une rotation du contenu du registre R10. L'étape suivante consiste à extraire n bits de poids déterminé du 20 registre R10, pour ensuite accéder à l'une des séquences déterminées par cette valeur r dans le programme secondaire. On pourra ainsi accéder par exemple à la séquence (2^{n-1}) qui consiste à l'étape (6n1) à transférer le résultat de la multiplication des valeurs de R10 et de R11 dans R13 et R14. A l'étape (6n2) cette séquence effectue une rotation de R13 et R14, puis à 25 l'étape (6n3) le contenu de R13 est transféré dans R11. A l'étape (6n4) R11 est décrémente pour ensuite, à l'étape (6n5) effectuer un test sur la valeur R11. Ce test consiste à déterminer si le contenu de $R11 = 3$. Dans l'affirmative on retourne au programme principal et dans la négative le programme se poursuit à l'étape (6n6) par une rotation à gauche de R10, 30 puis par l'exécution de l'instruction (67) pour accéder à une nouvelle séquence de programme secondaire.

Dans le cas où est envisagée une combinaison du programme secondaire avec une horloge décorrélée ou des gestions d'interruption, il est possible dans une telle combinaison de se contenter d'un programme secondaire produisant un traitement plus simple. Un tel programme
5 secondaire simplifié peut être constitué des instructions ci-après :

MOV B, R2 qui consiste à charger le registre R2 dans le registre B
microprocesseur

LOOP DCX B qui consiste à décrémenter le registre B de la valeur A

JNZ B LOOP qui consiste à faire un test sur la valeur du registre B
10 et à reboucler sur l'étiquette LOOP dans le cas où cette
valeur est différente de zéro.

Cette séquence se termine par une instruction de retour à
l'instruction du programme principal qui était immédiatement après la
dernière instruction exécutée avant le saut au programme secondaire (6). Le
15 registre R2 est préalablement chargé par une instruction du programme
principal (5) avant le saut au programme secondaire (6) avec une valeur
aléatoire fournie par le générateur aléatoire (2). Ainsi l'exécution du
programme secondaire ci-dessus défini générera toujours une durée
variable.

20 Un autre mode de réalisation d'un programme secondaire de durée
variable peut consister à définir une zone de la mémoire programme
correspondant au programme secondaire (6) dans laquelle une série
d'instructions est mémorisée. De préférence on choisit des instructions
nécessitant des nombres de cycles machines différents pour s'exécuter,
25 comme cela est connu par exemple, avec les instructions J, CALL, RET,
RST, PCHL, INX, par rapport à des instructions nécessitant un nombre de
cycles machines plus courts comme ADC, SUB, ANA, MOV etc... Dans cette
zone mémoire, on dispose donc d'un certain nombre d'instructions ayant les
unes par rapport aux autres des durées d'exécution différentes en nombre
30 de cycles machines. Le programme principal (5) comporte une instruction de
saut à une adresse indexée dont l'index correspond au contenu du registre

R2 et l'adresse à la première adresse de la zone (6). L'exécution de cette instruction du programme principal (5) fait donc adresser par le processeur (1) de façon aléatoire des instructions dont les durées d'exécution seront différentes selon la position adressée. De façon connue le générateur aléatoire (2) sera initialisé au départ par une variable. Cette variable initiale est contenue dans une mémoire non volatile (7) et constituée, par exemple, par la dernière valeur aléatoire générée par le générateur (2) avant l'arrêt du microprocesseur (1). Ainsi le microprocesseur piloté par un programme qu'il va exécuter, va pouvoir par l'intermédiaire de ce programme déclencher les moyens de décorrélation du séquençement de l'exécution des instructions de ce programme par chargement, par exemple, des registres R2 ou 8 ou par appel des programmes secondaires.

La figure 2 représente une autre variante de réalisation simplifiée de l'invention dans laquelle le contenu du registre (8) va commander le multiplexeur (18) pour décider si l'horloge externe CLKE est envoyée sur le processeur (1) ou bien, si simplement, l'horloge décorrélée CLK2 est utilisée par le CPU (1). Ce registre (8) est chargé par le bus (30) sur exécution d'une instruction du programme principal (5) qui aura été conçu pour décider à un moment donné de déclencher le mode sécuritaire en générant des séquences d'exécutions d'instructions de durée variable. Le générateur aléatoire (2) est en communication par un bus (31) avec la mémoire non volatile (7) qui permet, par exemple, la mémorisation de la dernière valeur générée pour que, lors d'une nouvelle connexion du circuit monolithique le générateur aléatoire soit réinitialisé avec une valeur différente de la précédente valeur initiale. Ce bus (31) est éventuellement contrôlé par le processeur (1). Dans une autre variante l'inscription dans la mémoire (7) peut être contrôlée par une logique câblée.

Dans un autre mode de réalisation, il est possible d'introduire un circuit (45) de déphasage variable à la sortie du circuit d'horloge comme le montre la figure 4A, ce circuit de déphasage étant par exemple constitué par un registre à décalage D1 à D5 cadencé par le signal FRC provenant du

circuit (11) ou FRC recalibré fourni par la sortie (95) du circuit (9), et déphasant le signal I, fourni par la sortie (22), qui peut être divisé par un facteur de ralentissement dans un diviseur (452). La sortie du circuit de déphasage (45) peut être réalisée à l'aide d'un multiplexeur (451) MUX qui
5 permet de prélever l'un quelconque des signaux de sortie Q1, Q2, Q5, du registre à décalage en fonction du contenu du registre RM qui est chargé soit directement par le générateur aléatoire (2) soit indirectement par le programme principal (5) ou même par le programme secondaire (6) à travers le bus (3). Dans ce cas, les fronts d'horloge S délivrés en sortie peuvent être
10 retardés ou avancés, par rapport à une impulsion médiane fournie par l'étage central du registre à décalage, d'une valeur qui dépend d'un nombre aléatoire, retardant ou avançant d'autant le séquençement d'exécution des instructions du programme en cours.

Dans un autre mode de réalisation, le générateur aléatoire et le
15 circuit de déphasage peuvent être mis en oeuvre en permanence pendant certaines périodes particulièrement sensibles, pendant ces phases, le processeur est cadencé de façon complètement aléatoire puisque les intervalles de temps qui séparent chaque impulsion d'horloge sont variables et non pas constants comme c'est le cas dans les processeurs classiques.

20 L'organisation des programmes exécutés par le processeur peut être réalisée de telle manière que le fonctionnement du processeur (1) soit piloté par un véritable système d'exploitation sécuritaire qui décide du type de brouillage à mettre en oeuvre en fonction du type de programme exécuté par la machine. Dans ce cas c'est le système d'exploitation qui gère comme bon
25 lui semble les divers signaux provenant du générateur aléatoire, du calibreur, des interruptions ou des commandes du circuit de déphasage et du lancement des programmes principal et secondaire. Il est clair que le programme secondaire peut être utilisé pour réaliser d'autres fonctions qu'une simple temporisation, notamment en effectuant des traitements qui
30 peuvent être utiles au programme principal de façon à tirer parti du temps dédié au programme secondaire, ces traitements pouvant être constitués,

par exemple, par des préparations de calculs utilisés ultérieurement par le programme principal. Bien entendu, on peut facilement généraliser les mécanismes de l'invention lorsque le processeur fonctionne en multiprogrammation, les programmes d'application pouvant alors être
5 considérés comme autant de programmes principaux. Le générateur aléatoire et le circuit de déphasage d'horloge vus plus haut ne posent pas de problèmes particuliers de réalisation et sont connus de l'homme de l'art lorsqu'ils sont utilisés séparément pour d'autres usages n'ayant aucun lien avec l'invention.

10 On peut aussi réaliser un cinquième mode de réalisation simplifié de l'invention qui n'utilise pas d'interruption. Lorsque le programme principal veut se protéger, il déclenche lui-même un programme secondaire qui engendre un traitement de longueur aléatoire à des instants choisis par lui, soit au début, soit en cours de traitement de façon à brouiller les différentes
15 séquences.

Les différents circuits permettant la réalisation de l'invention vont être maintenant explicités en liaison avec les autres figures. Ainsi un générateur aléatoire représenté sur les figures 7A et 7B est constitué, par exemple, d'un ensemble de cellules (B0 à B7) formées chacune d'une porte
20 OU exclusif (23) à deux entrées reliés à une bascule (24) de type D dont la sortie (Q) est reliée à une des deux entrées de la porte OU exclusif de la cellule suivante. La deuxième entrée de la porte OU exclusif reçoit le signal d'entrée des données provenant du bus (3) pour permettre le chargement d'initialisation ou pour les cellules (B0) et (B3), par exemple, un signal de
25 rebouclage (25) provenant de la dernière cellule (B7). La sortie (22) de la dernière cellule (B7) constitue également la sortie qui délivre le signal impulsionnel (I) à périodicité aléatoirement variable. Ce signal (I) est ensuite utilisé dans le circuit calibreur (9) représenté à la figure 3A. La figure 3B représente le séquençement des signaux d'entrée et de sortie de ce circuit
30 calibreur (9) de la figure 3A. Ce circuit calibreur est constitué de deux portes (90, 91) NON ET à trois entrées, recevant chacune sur une entrée le signal I

provenant de la sortie (22) du générateur aléatoire (2). Une première porte NON ET (91) reçoit la sortie (Q2) d'une bascule (93) de type JK tandis que l'autre porte (90) reçoit la sortie inversée (NQ2) de cette bascule (93). Cette bascule (93) reçoit sur son entrée d'horloge un signal d'horloge FRC qui

5 constitue une horloge interne au circuit. Cette horloge interne est générée par exemple par un circuit représenté à la figure 6. Les entrées J et K de cette bascule (93) sont reliées à la tension d'alimentation représentative du niveau logique "1". Le signal d'horloge interne FRC est envoyé par un circuit inverseur (92) sur chacune des troisièmes entrées des porte NON ET (90,

10 91). La sortie de la première porte NON ET (90) est envoyée sur l'entrée de mise à "1" de la deuxième bascule logique (94) alors que la sortie de la deuxième porte NON ET (91) est envoyée sur l'entrée de remise à zéro de la deuxième bascule (94). Cette deuxième bascule (94) a son entrée d'horloge et son entrée (J) reliées à la tension d'alimentation représentative du niveau

15 "1" et l'entrée (K) reliée à la tension d'alimentation représentation du niveau zéro. La sortie (Q1) de cette deuxième bascule (94) délivre le signal CLK2 fourni par la liaison (95) au multiplexeur (18). L'horloge interne FRC délivre sur la liaison (111) des signaux impulsionnels périodiques ayant une largeur d'impulsion minimale T_m qui est définie par le circuit de la figure 6. Ce circuit

20 (11) est constitué par exemple par une série d'inverseurs (111 à 115), en l'occurrence cinq, qui ont chacun un temps de propagation déterminé, par exemple de 10 nanosecondes, ce qui permet d'obtenir sur la sortie FRC une impulsion de 50 nanosecondes. Cette sortie FRC est rebouclée par la liaison (116) sur l'entrée du premier inverseur (111) et, l'entrée du premier

25 inverseur (111) est également alimentée à travers une résistance (117) par la tension d'alimentation de 5 volts. La largeur d'impulsion est choisie à 50 nanosecondes mais il est bien évident qu'en faisant varier le nombre de portes inverseuses on fait varier la valeur T_m . Cette valeur T_m va être utilisée, comme représenté à la figure 3B, par le circuit logique (9) de la

30 figure 3A pour générer à partir du signal impulsionnel de périodicité aléatoirement variable (I) un signal impulsionnel CLK2 dont les impulsions

de largeur variable ont une valeur minimale T_m et dont la périodicité est également variable et désynchronisée par rapport à l'horloge externe CLKE. En effet l'horloge interne se mettant à fonctionner, dès la mise sous tension du circuit intégré, si la périodicité initiale de cette horloge est différente de la

5 périodicité de l'horloge externe, il n'y a aucune chance pour qu'au démarrage les horloges soient synchronisées. Les signaux de ce calibre (9) possèdent une période au moins égale à deux fois le temps minimal T_m nécessaire au processeur pour exécuter un cycle interne. Tous les fronts du signal CLK2 seront distants d'au moins la valeur T_m mais leur position et

10 leur durée exacte seront aléatoires.

On voit ainsi quel que soit la variante de réalisation que le déroulement du programme principal est réalisé selon un séquençement imprévisible qui dépend selon la variante soit du générateur aléatoire, soit de l'horloge aléatoire, soit du programme secondaire, soit des interruptions

15 aléatoires, soit d'une combinaison d'au moins deux dispositifs. Lorsque le programme principal exécute des fonctions non sensibles sur le plan sécuritaire, il peut ainsi recourir à l'horloge externe CLKE, par exemple pour délivrer des résultats au monde extérieur ou encore masquer l'interruption de décorrélation de façon à optimiser le temps de traitement. Dès qu'une

20 fonction sécuritaire est mise en oeuvre, le programme principal (5) autorise le fonctionnement en mode aléatoire, soit en validant l'horloge aléatoire, soit l'interruption de décorrélation (ou les deux) afin de "brouiller" les divers signaux de fonctionnement, notamment en désynchronisant l'horloge par rapport au programme principal, soit encore en faisant appel au programme

25 secondaire.

Pour le générateur aléatoire (2), on peut, par exemple, utiliser des compteurs rebouclés ayant des périodes différentes, ces compteurs étant initialisés par une "graine" (information) stockée en mémoire non volatile (7).

Lorsque le processeur démarre, les compteurs prennent en compte la valeur

30 stockée comme valeur de départ. En cours de calcul, ou à la fin du calcul, la mémoire non volatile (7) est mise à jour avec une nouvelle valeur qui va

servir de graine pour initialiser les compteurs à la prochaine initialisation. Le circuit (4) de génération des interruptions peut être conçu de façon que la génération des impulsions d'interruption vues plus haut puisse, par exemple, se produire lorsque le nombre généré possède certaines caractéristiques

5 telles que l'égalité avec certaines données du programme. Ce circuit (4) peut aussi prendre la valeur d'un ou plusieurs bits d'un ou plusieurs compteurs. Il est également possible de réaliser un très bon générateur aléatoire en utilisant un algorithme cryptographique (69) comme le montre la figure 5 ou une fonction de hachage initialisée par la "graine" (information)

10 vue plus haut. Dans ce cas, le générateur peut être sous la forme d'un programme mettant en oeuvre l'algorithme exécuté par le processeur (1) et mettant en oeuvre par exemple, l'algorithme cryptographique en recevant d'une part une variable stockée dans la mémoire non volatile (7), d'autre part une clé pour générer un résultat stocké dans un registre tampon (41).

15 Ce résultat stocké dans le registre tampon est ensuite traité par un dispositif décodeur (42) logiciel ou matériel pour générer soit le signal d'horloge décorrélée CLK2, soit un signal d'interruption pour le processeur (1). On voit facilement que ce générateur de nombre aléatoire peut être également utilisé pour engendrer les divers nombres aléatoires vus plus haut. Une

20 autre manière de réaliser un tel générateur est d'amplifier la tension engendrée aux bornes d'une diode dite "de bruit" et de mettre en forme les signaux après un filtrage passe bas pour éviter que les impulsions de bruit trop rapide ne perturbent le fonctionnement.

Pour le circuit de déphasage d'horloge, il existe d'autres possibilités

25 que celle vue plus haut. Par exemple un registre à décalage piloté par une horloge 10 fois plus élevée que celle du processeur. Si l'on suppose que le registre comporte dix bascules, on dispose de dix impulsions ayant des phases différentes qui peuvent être choisies par le processeur à l'aide d'un multiplexeur à dix entrées et une sortie. La sortie du multiplexeur étant

30 utilisée comme précédemment pour donner le signal d'horloge interne du processeur.

Un autre mode de réalisation consiste à utiliser un circuit du même type que le générateur aléatoire vu plus haut et de prélever des impulsions sur les différents étages des compteurs. Dans ce cas, le processeur est vraiment cadencé par des impulsions réparties aléatoirement dans le temps.

- 5 Un autre mode de réalisation consiste à utiliser les signaux du générateur aléatoire pour prélever les impulsions du registre à décalage. De très nombreuses combinaisons sont possibles pour sophistication les mécanismes, mais les principes de l'invention restent toujours valables.

La variante de réalisation de la figure 1 est la plus complète, bien
10 évidemment le circuit monolithique de type microprocesseur ou de type microcalculateur pourra incorporer seulement un ou plusieurs ou une combinaison quelconque des éléments représentés.

Ainsi selon une variante, le circuit monolithique peut incorporer un microprocesseur, le générateur aléatoire, l'horloge interne (FRC) et le circuit
15 calibreur formant l'horloge décorrélée.

Dans une autre variante le circuit monolithique peut incorporer le microprocesseur, le générateur aléatoire, le circuit de génération d'interruption.

Dans une autre variante le circuit monolithique peut incorporer le
20 microprocesseur, le programme secondaire et les circuits d'horloge décorrélée et calibrée.

Dans une autre variante le circuit monolithique peut incorporer un microprocesseur, le circuit d'horloge décorrélée et calibrée et le circuit d'interruption.

25 Dans d'autres variantes du circuit monolithique le microprocesseur est remplacé par un microcalculateur.

Dans d'autres variantes du circuit intégré monolithique le microprocesseur peut être remplacé par une logique combinatoire permettant d'exécuter un nombre d'instructions limitées pour des
30 applications spécifiques. Il est bien évident que dans un tel cas les mêmes mécanismes de sécurisation peuvent être appliqués au circuit intégré.

D'autres modifications à la portée de l'homme de métier font également partie de l'esprit de l'invention.

REVENDICATIONS

1. Circuit intégré perfectionné caractérisé en ce qu'il possède des moyens de décorrélation du déroulement d'au moins une séquence
5 d'instruction d'un programme avec les signaux électriques internes ou externes du circuit intégré.

2. Circuit intégré selon la revendication 1, caractérisé en ce que les signaux électriques du microprocesseur ou microcalculateur sont des signaux de cadencement, de synchronisation ou d'état.

10 3. Circuit intégré selon la revendication 1, caractérisé en ce que les moyens de décorrélation comprennent un ou plusieurs circuits qui engendrent une succession d'impulsions d'horloge ou de cadencement dont la répartition est aléatoire dans le temps.

4. Circuit intégré selon la revendication 1, caractérisé en ce que les
15 moyens de décorrélation comprennent un générateur aléatoire permettant une désynchronisation de l'exécution de la séquence de programme dans le processeur.

5. Circuit intégré selon la revendication 4, caractérisé en ce que les moyens de décorrélation comprennent un circuit de calibration d'horloge qui
20 permet d'éliminer les impulsions de cadencement trop courtes.

6. Circuit intégré selon la revendication 1, caractérisé en ce que les moyens de décorrélation comprennent un système de génération aléatoire d'interruption.

7. Circuit intégré selon la revendication 1, caractérisé en ce que les
25 moyens de décorrélation comprennent l'exécution de séquences secondaires dont les instructions et temps d'exécution sont différentes et qui sont choisies aléatoirement.

8. Circuit intégré selon la revendication 7, caractérisé en ce que le temps variable du traitement secondaire dépend d'une valeur fournie par un
30 générateur aléatoire.

9. Circuit intégré selon la revendication 7, caractérisé en ce que le traitement secondaire ne modifie pas le contexte général de fonctionnement du programme principal afin de permettre le retour à ce dernier sans avoir à rétablir ce contexte.

5 10. Circuit intégré selon la revendication 7, caractérisé en ce que le traitement secondaire rétablit le contexte du programme principal avant de lui redonner le contrôle du processeur.

10 11. Circuit intégré selon la revendication 1, caractérisé en ce que le programme principal peut autoriser ou inhiber un ou plusieurs moyens de décorrélation.

12. Circuit intégré selon la revendication 1, caractérisé en ce qu'il possède des moyens de déphasage des signaux de cadencement, de synchronisation ou d'état du processeur.

15 13. Circuit intégré selon la revendication 12, caractérisé en ce que les moyens de déphasage génèrent un déphasage aléatoire des signaux de cadencement, de synchronisation ou d'état du processeur.

20 14. Circuit intégré selon la revendication 13, caractérisé en ce que les moyens de déphasage aléatoires désynchronisent, de l'horloge externe, le fonctionnement du processeur partiellement ou totalement pendant l'exécution d'un programme.

15. Circuit intégré selon la revendication 4, caractérisé en ce que le générateur aléatoire utilise des compteurs rebouclés ou non et initialisés par une valeur aléatoire.

25 16. Circuit intégré selon la revendication 15, caractérisé en ce que la valeur d'initialisation provient d'une mémoire non volatile.

17. Circuit intégré selon la revendication 16, caractérisé en ce que la valeur d'initialisation est modifiée pendant l'exécution d'un programme.

30 18. Circuit intégré selon la revendication 15, caractérisé en ce que le générateur aléatoire utilise un algorithme de type cryptographique ou une fonction de hachage initialisés par la valeur d'initialisation.

19. Circuit intégré selon la revendication 1, caractérisé en ce que le séquençement des actions tient compte des temps nécessaires pour accéder aux divers registres, aux mémoires et aux organes internes, mais aussi et surtout des temps de propagation des signaux sur les bus et à
5 travers les divers circuits logiques.

20. Procédé d'utilisation d'un circuit intégré comprenant des moyens de décorrélation du déroulement d'au moins une séquence d'instruction d'un programme avec les signaux électriques internes ou externes du circuit intégré, caractérisé en ce qu'il comprend les étapes consistant :
10 soit à déclencher le séquençement d'une ou plusieurs instructions ou opérations à l'aide d'une horloge à impulsion aléatoire ;
soit à déclencher de façon aléatoire des séquences d'interruption ;
soit à déclencher le traitement d'une séquence aléatoire d'instructions ou d'opérations au cours de l'exécution d'une séquence
15 principale d'instructions ou d'opérations ;
soit à combiner au moins deux des possibilités ci-dessus.

21. Circuit intégré comportant un microprocesseur commandé par au moins un programme et des moyens de décorrélation du séquençement de l'exécution des instructions de ce programme, caractérisé en ce qu'une
20 partie de ce programme permet d'autoriser, de modifier ou d'inhiber le fonctionnement des moyens de décorrélation.

22. Circuit intégré selon la revendication 21, caractérisé en ce que les moyens de décorrélation comportent des moyens de générer un signal de cadencement, ou une succession d'impulsions d'horloge dont la
25 répartition est aléatoire dans le temps, associé, soit à des moyens de générer aléatoirement des interruptions, soit à des moyens de déclencher l'exécution d'une séquence secondaire.

23. Circuit intégré comportant un microprocesseur ou des moyens d'exécuter des instructions, caractérisé en ce qu'il comporte des moyens de
30 sélection de l'horloge de cadencement du microprocesseur ou des moyens d'exécution des instructions, les moyens de sélection permettant de

sélectionner, soit une horloge externe CLKE au circuit intégré, soit une horloge aléatoire CLK2 ou S.

24. Circuit intégré selon la revendication 23, caractérisé en ce que l'horloge aléatoire est générée à partir d'un générateur aléatoire auquel est
5 appliquée soit une horloge interne (FRC), soit une horloge externe (CLKE).

1/6








Fig. 1



2/6



3/6

Fig. 3A





Fig. 3B

4/6




Fig. 4A




Fig. 4B

5/6

Fig. 7A





Fig. 7B

6/6

Exemple de Programme Secondaire




Fig. 8 Retour au programme principal

INTERNATIONAL SEARCH REPORT

International Application No
PCT/FR 97/00406

A. CLASSIFICATION OF SUBJECT MATTER
IPC 6 G06F1/04 G06F1/00

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
IPC 6 G06F

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

| Category * | Citation of document, with indication, where appropriate, of the relevant passages | Relevant to claim No. |
|------------|-------------------------------------------------------------------------------------------------------------------------------|-----------------------|
| X | US 5 404 402 A (SPRUNK ERIC) 4 April 1995 | 1-5, 12-18 |
| Y | see abstract; claim 1; figures | 23 |
| A | see column 4, line 36 - line 53 see column 7, line 4 - line 20 --- | 20,21,24 |
| X | EP 0 448 262 A (GEN INSTRUMENT CORP) 25 September 1991 | 1,2,4, 7-10 |
| A | see abstract see column 10, line 34-45 --- | 20,21 |
| Y | FR 2 596 897 A (CASIO COMPUTER CO LTD) 9 October 1987 see page 6, line 3 - line 20; claim 1; figure 3 --- -/-- | 23 |

☒ Further documents are listed in the continuation of box C.

☒ Patent family members are listed in annex.

* Special categories of cited documents :

- *A* document defining the general state of the art which is not considered to be of particular relevance
- *E* earlier document but published on or after the international filing date
- *L* document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- *O* document referring to an oral disclosure, use, exhibition or other means
- *P* document published prior to the international filing date but later than the priority date claimed

T later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

X document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

Y document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.

& document member of the same patent family

Date of the actual completion of the international search

5 June 1997

Date of mailing of the international search report

23.06.97

Name and mailing address of the ISA

European Patent Office, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,
Fax (+31-70) 340-3016

Authorized officer

Durand, J

INTERNATIONAL SEARCH REPORT

Internal Application No
PCT/FR 97/00406

| C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT | | |
|------------------------------------------------------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|-----------------------|
| Category | Citation of document, with indication, where appropriate, of the relevant passages | Relevant to claim No. |
| A | IBM TECHNICAL DISCLOSURE BULLETIN, vol. 37, no. 5, 1 May 1994, pages 419-421, XP000453206 "ACTIVELY SLOWING A CPU IN RESPONSE TO THE DETECTION OF A SIGNATURE STRING" see page 421, line 22 - line 23 --- | 6 |
| A | PATENT ABSTRACTS OF JAPAN vol. 016, no. 532 (P-1448), 30 October 1992 & JP 04 199234 A (NAGANO OKI DENKI KK;OTHERS: 01), 20 July 1992, see abstract --- | 6,7 |
| A | US 4 125 763 A (DRABING RICHARD B ET AL) 14 November 1978 see column 4, line 13 - line 15 ----- | 24 |

INTERNATIONAL SEARCH REPORT

information on patent family members

International Application No

PCT/FR 97/00406

| Patent document cited in search report | Publication date | Patent family member(s) | Publication date |
|-------------------------------------------|---------------------|-------------------------------------------------------------------------------------------------------------|----------------------------------------------------------------------------------|
| US 5404402 A | 04-04-95 | EP 0660562 A JP 7239837 A NO 944432 A | 28-06-95 12-09-95 22-06-95 |
| EP 0448262 A | 25-09-91 | AT 152530 T AU 637677 B AU 7291591 A CA 2037857 A DE 69125881 D JP 4223530 A US 5249294 A | 15-05-97 03-06-93 26-09-91 21-09-91 05-06-97 13-08-92 28-09-93 |
| FR 2596897 A | 09-10-87 | JP 62237592 A DE 3711601 A US 4827111 A | 17-10-87 15-10-87 02-05-89 |
| US 4125763 A | 14-11-78 | DE 2812344 A FR 2397678 A GB 2001178 A,B JP 54021148 A | 25-01-79 09-02-79 24-01-79 17-02-79 |

RAPPORT DE RECHERCHE INTERNATIONALE

Den Internationale No

PCT/FR 97/00406

A. CLASSEMENT DE L'OBJET DE LA DEMANDE
CIB 6 G06F1/04 G06F1/00

Selon la classification internationale des brevets (CIB) ou à la fois selon la classification nationale et la CIB

B. DOMAINES SUR LESQUELS LA RECHERCHE A PORTE

Documentation minimale consultée (système de classification suivi des symboles de classement)

CIB 6 G06F

Documentation consultée autre que la documentation minimale dans la mesure où ces documents relèvent des domaines sur lesquels a porté la recherche

Base de données électronique consultée au cours de la recherche internationale (nom de la base de données, et si cela est réalisable, termes de recherche utilisés)

C. DOCUMENTS CONSIDERES COMME PERTINENTS

| Catégorie | Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents | no. des revendications visées |
|-----------|----------------------------------------------------------------------------------------------------------------------------------|-------------------------------|
| X | US 5 404 402 A (SPRUNK ERIC) 4 Avril 1995 | 1-5, 12-18 |
| Y | voir abrégé; revendication 1; figures | 23 |
| A | voir colonne 4, ligne 36 - ligne 53 voir colonne 7, ligne 4 - ligne 20 --- | 20,21,24 |
| X | EP 0 448 262 A (GEN INSTRUMENT CORP) 25 Septembre 1991 | 1,2,4, 7-10 |
| A | voir abrégé voir colonne 10, ligne 34-45 --- | 20,21 |
| Y | FR 2 596 897 A (CASIO COMPUTER CO LTD) 9 Octobre 1987 voir page 6, ligne 3 - ligne 20; revendication 1; figure 3 --- | 23 |
| | -/- | |

☒ Voir la suite du cadre C pour la fin de la liste des documents

☒ Les documents de familles de brevets sont indiqués en annexe

* Catégories spéciales de documents cités:

- * "A" document définissant l'état général de la technique, non considéré comme particulièrement pertinent
- * "E" document antérieur, mais publié à la date de dépôt international ou après cette date
- * "L" document pouvant jeter un doute sur une revendication de priorité ou cité pour déterminer la date de publication d'une autre citation ou pour une raison spéciale (telle qu'indiquée)
- * "O" document se référant à une divulgation orale, à un usage, à une exposition ou tous autres moyens
- * "P" document publié avant la date de dépôt international, mais postérieurement à la date de priorité revendiquée

* "T" document ultérieur publié après la date de dépôt international ou la date de priorité et n'appartenant pas à l'état de la technique pertinent, mais cité pour comprendre le principe ou la théorie constituant la base de l'invention

* "X" document particulièrement pertinent; l'invention revendiquée ne peut être considérée comme nouvelle ou comme impliquant une activité inventive par rapport au document considéré isolément

* "Y" document particulièrement pertinent; l'invention revendiquée ne peut être considérée comme impliquant une activité inventive lorsque le document est associé à un ou plusieurs autres documents de même nature, cette combinaison étant évidente pour une personne du métier

* "Z" document qui fait partie de la même famille de brevets

3

| | |
|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|------------------------------------------------------------------|
| Date à laquelle la recherche internationale a été effectivement achevée | Date d'expédition du présent rapport de recherche internationale |
| 5 Juin 1997 | 23.06.97 |
| Nom et adresse postale de l'administration chargée de la recherche internationale Office Européen des Brevets, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+ 31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+ 31-70) 340-3016 | Fonctionnaire autorisé Durand, J |

RAPPORT DE RECHERCHE INTERNATIONALE

Der. Internationale No
PCT/FR 97/00406

| C.(suite) DOCUMENTS CONSIDERES COMME PERTINENTS | | |
|-------------------------------------------------|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|-------------------------------|
| Catégorie * | Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents | no. des revendications visées |
| A | IBM TECHNICAL DISCLOSURE BULLETIN, vol. 37, no. 5, 1 Mai 1994, pages 419-421, XP000453206 "ACTIVELY SLOWING A CPU IN RESPONSE TO THE DETECTION OF A SIGNATURE STRING" voir page 421, ligne 22 - ligne 23 --- | 6 |
| A | PATENT ABSTRACTS OF JAPAN vol. 016, no. 532 (P-1448), 30 Octobre 1992 & JP 04 199234 A (NAGANO OKI DENKI KK;OTHERS: 01), 20 Juillet 1992, voir abrégé --- | 6,7 |
| A | US 4 125 763 A (DRABING RICHARD B ET AL) 14 Novembre 1978 voir colonne 4, ligne 13 - ligne 15 ----- | 24 |

RAPPORT DE RECHERCHE INTERNATIONALE

Renseignements relatifs aux membres de familles de brevets

Den Internationale No
PCT/FR 97/00406

| Document brevet cité au rapport de recherche | Date de publication | Membre(s) de la famille de brevet(s) | Date de publication |
|-------------------------------------------------|------------------------|-------------------------------------------------------------------------------------------------------------|----------------------------------------------------------------------------------|
| US 5404402 A | 04-04-95 | EP 0660562 A JP 7239837 A NO 944432 A | 28-06-95 12-09-95 22-06-95 |
| EP 0448262 A | 25-09-91 | AT 152530 T AU 637677 B AU 7291591 A CA 2037857 A DE 69125881 D JP 4223530 A US 5249294 A | 15-05-97 03-06-93 26-09-91 21-09-91 05-06-97 13-08-92 28-09-93 |
| FR 2596897 A | 09-10-87 | JP 62237592 A DE 3711601 A US 4827111 A | 17-10-87 15-10-87 02-05-89 |
| US 4125763 A | 14-11-78 | DE 2812344 A FR 2397678 A GB 2001178 A,B JP 54021148 A | 25-01-79 09-02-79 24-01-79 17-02-79 |